Автобусный арбитраж внутреннего кольцевого автобуса
Кто-нибудь знает, как работает шинный арбитраж на внутренней кольцевой шине на процессоре Intel, чтобы смягчить сценарий, когда 2 ядра готовы отправлять адрес на шину с одним и тем же фронтом тактовой частоты, либо для QPI, IMC и т. Д.
Точно так же, когда контроллер памяти отправляет данные в кольцо данных, как ядро узнает, что данные предназначены для этого ядра? Постулат: возможно, домашний агент хранит очередь сопоставлений запросов ядра и добавляет это к самим данным, а операция загрузки, выполняемая с тактовым импульсом, содержит дополнительную логику для проверки «тега» данных.
редактировать
Каждый из потребителей / производителей на ринге получает свою остановку. Кольцо всегда идет по кратчайшему пути. На ринге распределяется шинный арбитраж, каждая остановка знает, есть ли на ринге пустой слот за один час до этого.
Это все еще не отвечает, как они знают, чтобы не отправлять в то же время, если есть пустое место и как они знают, что другой не будет.
0 ответов на вопрос
Похожие вопросы
-
4
Могу ли я использовать ОС x86 в других архитектурах, например: ppc?
-
6
Почему размер кэша L1 не сильно увеличился за последние 20 лет?
-
2
В чем разница между x86_64 и i386?
-
-
5
Архитектура MIPS больше связана с Гарвардом или фон Нейманом?
-
1
В чем разница между процессорами i386, i686 и т. Д.?
-
2
Что общего у процессоров i7?
-
1
Какие сообщения Windows отправляет приложениям?
-
4
Возможность параллельной обработки Intel Core 2 Duo / AMD Athlon X2
-
4
Что такое гиперпоточность и как она работает?
-
2
x86 против x64 - Почему 32-разрядная версия называется x86?