Подборка 49 вопросов с тегом «cpu-cache» на WikiRoot: ответы IT-специалистов по Windows, Linux, Excel, сетям и программированию.
49 вопросов
Ответ: Обратите внимание, что AMD Zen также имеет кэш UOP, но о его внутренних компонентах известно меньше. Так что вы спрашиваете конкретно о UOP-кэше Intel в семействе Sandybridge. Согл...
Как узнать политику замены кэша процессора моего компьютера? LRU или FIFO или Random? это процессор моего ноутбука: процессор Intel® Core iM-4030U с частотой 1,90 ГГц. Есть ли кака...
Ответ: Будет ли процесс переключаться между различными ядрами для повышения производительности? Это зависит от того, является ли процесс многопоточным или нет. Сам процесс по сути являетс...
У меня 4 процессора AMD Opteron 6274 на сервере HP DL585 G7. Windows Server 2016 показывает только эти процессоры, имеющие 12 МБ ea. кэша L3, хотя каждый источник в Интернете говор...
Ответ: Кэш на процессоре не хранит данные, он просто ускоряет доступ. Основное объяснение кеша заключается в том, что когда ЦП начинает чтение определенного байта из ОЗУ, эти данные также...
Ответ: Нам нужно 2 бита для смещения, потому что 32-битное значение имеет 4 байта, и каждый байт может быть доступен индивидуально, и, таким образом, смещение может составлять 0,1,2 или 3...
Ответ: Возьмем для примера процессор AMD FX-8350 с 8 ядрами. «Кэш» может быть выделен для одного ядра или распределен между ядрами. Когда CPU-Z говорит, что x8это означает, что существует...
Ответ: The level 4 cache (L4 cache) is a way to link the Level 3 cache which can be accessed by the CPU and the L4 cache which can be access by both the CPU and GPU. Level 4 on-package ca...
Я работал над журналом Higher Computing, и возник следующий вопрос Опишите ситуацию, когда кеш-память не улучшит производительность процессора (1 оценка) Ответ (который я лично счи...
Я работаю с большими документами, которым (вероятно) требуется слово для «кэширования» большого количества данных. Так что он зависает (высокая загрузка процессора, вентилятор) в т...
Ответ: Проще говоря, нет. Хотя ваш ЦП может иметь доступный кэш L1 / 2/3, ваша ОС будет ожидать, что он будет использоваться только для ЦП. Операционная система будет нуждаться в реальной...
Ответ: Блок управления может относиться к: Блок управления, компонент центрального процессора компьютера Блок управления является компонентом центрального процессора компьютера (CPU), кот...
Я знаю, что процессор ARM Cortex A9 может быть оснащен контроллером кеша PL310. Однако я не уверен, что другие процессоры ARM могут поддерживать контроллер кеша PL310? Я искал Cort...
Мне довелось открыть окно терминала в Linux (Debian), и, просматривая веб-страницы, я услышал звуковой сигнал, поэтому посмотрел, что произошло, и обнаружил следующее сообщение в о...
Вот проблема, над которой я работаю: Проблема: «Высокоскоростная рабочая станция имеет 64-битные слова и 64-битные адреса с разрешением адресов на уровне байтов. Предполагая, что к...
Ответ: The Intel E8400 processor has 6MB of L2 cache and no L3 cache. You can use Wmic Cpu get L2CacheSize to see the amount of L2 cache. If you want to know more about how cache can affe...
Ответ: There are a lot of considerations to be made when developing software in regards to cache utilization. So much so that all I can do is point at this article. https://software.intel...
Ответ: If I have a CPU with two cores, each core has it's own L1 cache, is it possible that Core1 and Core2 caches a same part of memory at the same time? Yes. Performance would be terrib...
Я написал простую программу (с помощью статьи Игоря Островского «Галерея эффектов кэша процессора»), которая должна была исследовать уровни кэша в моем процессоре. Согласно Coreinf...
Ответ: There's not really a downside to having a large cache. At worst, it'll be populated by stale data which didn't get used.
Ответ: Да, некоторые точно такие же, но не такие же точно. Согласно инструкции для процессора :-) http://www.intel.com/content/dam/doc/manual/64-ia-32-architectures-optimization-manual.pd...
Ответ: Во-первых, «куски» часть вашего вопроса ... Обычно управление памятью происходит с помощью кусков памяти. Управлять памятью побайтово не имеет смысла. Это связано с тем, что для уп...
Аппарат отправлял эти сообщения на терминал в паре звуковых сигналов от динамика на материнской плате. Эти сообщения появляются каждые 5 минут, иногда с именем CPU2, иногда CPU3. С...
Ответ: В общем, все они реализованы с помощью SRAM. (Микросхемы IBM POWER и zArchitecture используют память DRAM для L3. Это называется встроенной DRAM, поскольку она реализована в том же...
Ответ: If you had two choices in processors, one with 2.7GHz @ 6M cache, and the other with 3.0GHz @ 4M cache, which do you choose? It would depend which two processors they were and what...
Ответ: Ln определяет уровень определенного типа хранилища (или, в более общем смысле, «ресурса»). Он может применяться к кэшам памяти (в том числе отдельно для кешей команд и данных), TLB...
Ответ: Это связано с физическим размером на кристалле. Каждый бит в кеше удерживается одним или несколькими транзисторами, поэтому, если вы хотите много кеша, вам нужно много транзисторов...
Ответ: Clear your ram cache with RAMMap's emptystandbylist option. http://technet.microsoft.com/en-us/sysinternals/ff700229.aspx Alternatively, wj32 (writer of Process Hacker at sourcefor...
Ответ: Взято из статьи на HowStuffWorks ( обобщено ): Динамическая RAM: Внутри чипа динамического ОЗУ (DRAM) каждая ячейка памяти содержит один бит информации и состоит из двух частей: тр...
Я пытаюсь развить интуицию о том, насколько реализуемы / масштабируемы алгоритмы машинного обучения. Доминирующей стоимостью всегда являются умножения матриц, но, похоже, нет готов...
Ctrl+K или / — быстрый поиск Начните вводить запрос для поиска по сайту