Что означает «адресное мультиплексирование данных» и «буферизация шины»?

Я пытался вывести текст своей компьютерной архитектуры, но он спрятан в коробке сзади.

Мультиплексирование адресов позволяет использовать меньше выводов на процессоре и, следовательно, меньше шинных линий. Таким образом, вместо того, чтобы иметь несколько шинных линий для адреса и еще больше для данных, вы помещаете адрес в строку данных, он читается, затем вы помещаете данные в те же строки, и они читаются и сохраняются в ранее прочитайте адрес. Для 8085, это позволило дизайну добавить один вывод, но сократить 8, для чистого выигрыша (потери?) В 7 выводов (снижение физической / производственной сложности за счет увеличения логической сложности / сложности программирования).

Компьютеры имеют разные устройства, работающие на разных скоростях. Таким образом, часто есть несколько устройств, конкурирующих за шину одновременно. Чтобы транзакции выполнялись параллельно, вместо того, чтобы «брать билет», система должна иметь возможность хранить данные, когда они становятся доступными, но шина занята, пока шина не освободится. Он хранит эти данные в буфере.

Я надеюсь, что это было достаточно ясно. Если нет, не стесняйтесь просить разъяснений по поводу всего, что вы не поняли.

Эти термины можно использовать и в отношении материнской платы, например, в моем колледже используются процессоры 8085 в сочетании с так называемой материнской платой TomAL.

В TomAL информация о шине данных мультиплексируется по времени - одни и те же линии шины несут либо 8 бит данных, либо младшие 8 бит адреса (A7-A0) в любой момент времени. Периферийные устройства знают, являются ли они данными или адресом, используя сигналы, генерируемые ЦП.

Плата TomAL использует три чипа для буферизации шины - есть два 8-разрядных DFF (эффективно регистрирующих), один из которых содержит старшие 8-битовые адреса (A15-A8), а другой - данные шины адреса / данных. Существует третье, так называемое три-состояние, которое также содержит данные адреса / шины данных, но данные, которые он содержит, действительны, только если это младшие 8 битов адреса. В противном случае этот чип выводит сигнал, эквивалентный выводу "все равно".

Буферизация шины просто «удерживает» данные, которые были на шине в любой момент времени. «Буфер» будет хранить значение, которое было записано в него последним, до тех пор, пока строка записи этого «буфера» не будет установлена ​​в 1, и в это время содержимое буфера будет установлено равным любым данным, которые в него подаются. Когда строка записи установлена ​​обратно в 0, «буфер» теперь будет хранить новое значение (то есть выводить новое значение), независимо от того, какие данные в него подаются, до тех пор, пока строка записи снова не переключится в 1.

Надеюсь это поможет.

The way I understand address multiplexing:

Since row and column pins for memory matrix addressing are the same for n-bit words. You can create a timing scheme (for instance a R/W pin can be used as a clock signal) where on some intervals of the clock the row pins are accessed and column row are split into another. Thus enabling less pins to be used while still passing in n-bit size words to access any cell in the memory matrix.