Как физическое расстояние между процессором и памятью / кешем влияет на скорость передачи данных

1007
Shivam aggarwal

Кэш-память L1 расположена внутри процессора, чтобы ускорить процесс доступа к данным, но поскольку электрические сигналы распространяются со скоростью света (почти постоянной), которая является невероятно быстрой, тогда как учитывается расстояние.
Чтобы свет прошел расстояние 2 см по сравнению с расстоянием 10 см, не будет много, и время, необходимое для достижения обеих точек, будет почти одинаковым, тогда почему говорят, что чем ближе компонент к Процессор тем быстрее процессор может получить к нему доступ.
Другой вопрос заключается в том, что такое тактовая частота процессора и как она влияет на скорость передачи данных.

0
Вы попадаете в него: это скорость света, или, на самом деле, скорость электричества в меди (около 1/3 скорости света). Вы должны понимать, насколько невероятно быстры сейчас процессоры, а задержка между запросом и ответом удваивает расстояние. Ron Maupin 8 лет назад 0
Но все же на скорости 1/3 света 2-10 см не будет иметь большого значения. Shivam aggarwal 8 лет назад 0
Оно делает. Сделайте математику, и не забудьте удвоить расстояние. Ron Maupin 8 лет назад 0
Извините, я новичок в этих вещах. Пожалуйста помоги :) Shivam aggarwal 8 лет назад 0
@Shivamaggarwal - Помочь вам с чем именно? Вы утверждаете, что расстояние не имеет значения, за исключением того, что оно имеет значение, поэтому ваш вопрос о его основах основан на неправильном понимании основной концепции. Ramhound 8 лет назад 0
@ Ramhound да, моё неправильное понимание может быть причиной моей нечеткости. Мой прямой вопрос заключается в том, что "ТАКЖЕ РАССТОЯНИЕ, ТАКЖЕ, ФАКТОР РЕШЕНИЯ ДЛЯ СКОРОСТИ ПЕРЕДАЧИ ДАННЫХ МЕЖДУ ЦП И КЕШОМ / ПАМЯТЬЮ?" даже если данные передаются практически со скоростью света. Shivam aggarwal 8 лет назад 0
@Shivamaggarwal - Да; Ramhound 8 лет назад 0
Как тогда? (Который был моим первоначальным вопросом) Shivam aggarwal 8 лет назад 0

1 ответ на вопрос

1
Paul A. Clayton

For a microprocessor cache, resistive-capacitive delay is significant. As Wikipedia notes, this delay is proportional to the square of length. To reduce this delay, repeaters can be inserted, but these add logic delay. Another (lesser) delay factor is in address decoding; each doubling of size requires one more row decoder to address the appropriate row of bits.

Похожие вопросы