Как оптимизировать напряжение ФАПЧ

9161
AviD

Я разгоняю свой Core i7 (Ivy Bridge 3770K), стремясь к умеренному разгону.
В настоящее время он легко стабилизируется на приятной частоте 4,4 ГГц - по умолчанию BCLK на частоте 100,00 МГц с множителем, установленным на x44.

Хотя в настоящее время он стабилен (тестируется с помощью теста пыток Prime95 в течение нескольких часов), он генерирует больше тепла, чем мне бы хотелось. Нигде близко к перегреву, но все равно требуется, чтобы вентилятор работал немного громко.

Я прочитал в этой статье на Overclock.net и проверил с помощью более опытных оверклокеров, что понижение напряжения ФАПЧ в UEFI должно немного понизить температуру.

Итак, сколько я должен пытаться снизить его? Просто продолжайте итеративно, пока он все еще стабилен, или остановитесь произвольно на 1.500 В (как указано в этой статье)?
Сколько можно ожидать снижения температуры? До сих пор кажется, что я мог бы снизить его на 2-3C, но трудно сказать, так как это меньше, чем колебания температуры окружающей среды.
Самое главное, что именно это установка напряжения PLL даже делать ? Мне было бы намного удобнее управлять этой настройкой вручную, если бы я понял ее функцию. Я не нашел где - нибудь лучшее объяснение это ответственность в системе, кроме объяснения, что ФАПЧ является .

(Моя материнская плата - GA-Z77-D3H, если это имеет значение ...)

4

2 ответа на вопрос

4
Stefan Seidel

Как указано здесь, значение VCCPLL должно составлять 1,80 В +/- 5%, а максимальное значение должно составлять 1,5 А, что означает, что он потребляет максимальную мощность 2,835 Вт. Поскольку это настолько низкое значение по сравнению с> 77 Вт (запас, вероятно, выше), которое потребляет весь процессор, это не обеспечит существенного снижения энергопотребления. Конечно, вы можете экспериментировать, но даже если вы снизите его до 1,5 В, вы получите колоссальное преимущество в 0,585 Вт, что, вероятно, не стоит той нестабильности, которую это может вызвать. Попробуйте придерживаться максимально возможного снижения Vcore.

Спасибо, это очень полезно. Тем не менее, я думаю, что связанный документ не имеет отношения к делу, так как архитектуры могли существенно измениться - знаете ли вы, что это по-прежнему относится к Ivy Bridge? AviD 11 лет назад 0
Извините, я обновил ссылку на правильный документ Ivy Bridge и соответственно скорректировал цифры. Stefan Seidel 11 лет назад 2
Мой i7 930 более стабилен с более низким CPU PLL, теперь на 1.7V. skan 8 лет назад 0
4
David Schwartz

Настройка напряжения PLL определяет напряжение, подаваемое в секцию петли фазовой автоподстройки процессора. Секция фазовой автоподстройки частоты генерирует тактовые сигналы для разных частей ЦП, которые синхронизируются на разных частотах. Он генерирует основные тактовые импульсы ядра, видеочасы (если у процессора есть видеоконтроллер), часы контроллера памяти, тактовые частоты шины и т. Д.

ФАПЧ рассчитан на работу при напряжении 1,8 В, а превышение 1,98 В опасно. Тем не менее, при разгоне стабильность кажется лучше для многих людей в диапазоне от 1,5 В до 1,7 В. Единственный способ значительно снизить температуру - это позволить снизить напряжение в сердечнике.

Спасибо, так что PLL отвечает за время проведения BCLK? Какое влияние на это оказывает большее / меньшее напряжение? AviD 11 лет назад 0
Повторное нагревание - вы говорите, что не стоит беспокоиться о снижении напряжения ФАПЧ с целью уменьшения нагрева, вместо этого просто уменьшите его достаточно для стабильности и оставьте его в покое? Лучше в верхней или нижней части этого диапазона? AviD 11 лет назад 0
@AviD: PLL отвечает за генерацию BCLK, да. Более или менее высокое напряжение может повлиять на то, насколько хорошо оно работает, генерируя чистые, стабильные часы. Это также влияет на то, насколько стабильно он может держать часы при изменении множителя. И да, если вы собираетесь возиться с этим, вы можете понизить его для стабильности. Если это позволит вам снизить напряжение ядра, то это поможет с нагревом. Я бы никогда не предложил поднимать его, за исключением экстремального разгона с экстремальным охлаждением. (Может потребоваться большее напряжение, чтобы иметь возможность генерировать очень высокие тактовые частоты выше проектного диапазона.) David Schwartz 11 лет назад 1
Спасибо Дэвид! Я думаю, что это может быть именно то, что я ищу - я проверю это. Я нигде не упоминал, что смысл снижения ФАПЧ (помимо стабильности) заключается в том, что он также влияет на стабильный диапазон Vcore (я уже снизил его настолько стабильно, насколько это возможно, до 1.200v). Можете ли вы объяснить, почему / как PLL влияет на Vcore? AviD 11 лет назад 0
Просто как идея: не может ли быть так (нелогично), что можно попытаться _поднять_ VCCPLL, чтобы иметь больше места для _поддержки_ VCore? Причиной этого может быть то, что если PLL выполняет лучшую работу (более чистые тактовые сигналы) из-за повышенного напряжения, то из-за этого процессор может работать на более низком VCore. Stefan Seidel 11 лет назад 0
@ Стефан интересная теория - но мне любопытно, что с научной точки зрения точно. Я думаю, я мог бы попытаться поднять его выше значения по умолчанию, и попытаться понизить ядро ​​попытки еще больше (хотя оно уже довольно низкое - возможно, я увеличу время для тестирования) позже tonite ... Если Дэвид не знает, так или иначе ... AviD 11 лет назад 0
@AviD: опыт показывает, что в большинстве случаев PLL генерирует более чистые часы с более низким напряжением. Более чистые часы улучшают разгон, который должен позволить более низкое напряжение ядра - в теории. Я не слышал никаких сообщений о более высоком напряжении PLL, производящем более чистые тактовые сигналы. (Я думаю, это то, что можно подумать, но опыт не показал это, но на самом деле наоборот.) David Schwartz 11 лет назад 3
@DavidSchwartz Спасибо. Можете ли вы добавить свои комментарии в ответ? Реальный ответ на вопрос действительно в комментариях ... Спасибо! AviD 11 лет назад 0

Похожие вопросы