Аппаратная защита от переворотов во время ввода-вывода между хранилищем и DRAM?

387
FPU

Если материнская плата поддерживает ECC DRAM, то она имеет 72-битную шину между слотом DRAM и контроллером памяти. 64 бита данных + 8 бит четности для SECDED . В настоящее время большинство процессоров имеют встроенный контроллер памяти. Таким образом, движущиеся биты между DIMM и ЦП защищены от одной ошибки на 8 бит.

Возможно ли также какое-либо исправление / обнаружение переворотов в процессе чтения / записи между энергонезависимой памятью и энергозависимой памятью?

Часто запоминающие устройства подключены к PCH, который подключен к процессору. Иногда запоминающие устройства подключаются к процессору напрямую.

Во всяком случае, там как - то любая аппаратная защита от повреждения данных во время ввода / вывода между хранением и DRAM ?

0

0 ответов на вопрос

Похожие вопросы